BOKU Taisuke
- Articles
- A Network Performance Evaluation Simulator Generation System INSPIRE for Massively Parallel Processing
原田 智紀; 曽根 猛; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/95(80)/pp.65-72, 1995-08 - NAS Parallel Benchmarks Evaluation on CP-PACS Pilot-Model
服部 正樹; 板倉 憲一; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/95(81)/pp.43-48, 1995-08 - Preliminary Evaluation of Cache Configurations for Multithreaded Architecture
浦田 卓治; 中村 宏; 朴 泰祐; 中澤 喜三郎
全国大会講演論文集/51(6)/pp.5-6, 1995-09 - Performance Evaluation of the Pseudo Vector Processor in List Vector Computation
廣野 哲; 森本 貴之; 中村 宏; 朴 泰祐; 中澤 喜三郎
全国大会講演論文集/51(6)/pp.9-10, 1995-09 - MDX-Baseline : an interconnection network with locality and large bandwidth
村田 淳; 天野 英晴; 原田 智紀; 朴 泰祐
Technical report of IEICE. SSE/95(327)/pp.19-24, 1995-10 - The Architecture of Massively Parallel Processor CP-PACS
中澤 喜三郎; 中村 宏; 朴 泰祐
IPSJ Magazine/37(1)/pp.18-28, 1996-01 - LINPACK Benchmark Evaluation on CP-PACS Pilot-Model
曽根 猛; 服部 正樹; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/96(23)/pp.83-88, 1996-03 - Adaptive Routing by Dynamic Selection of Virtual Channels on Hyper-Crossbar Network
曽根 猛; 朴 泰祐; 中村 宏; 中澤 喜三朗
IPSJ Journal/37(7)/pp.1409-1418, 1996-07 - Implementation PVM on CP-PACS
松原 正純; 服部 正樹; 板倉 憲一; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/96(80)/pp.13-18, 1996-08 - VIPPES: A Performance Pre-Evaluation System for Parallel Processors
三島 正博; 板倉 憲一; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/96(81)/pp.27-32, 1996-08 - Performance evaluation CP-PACS on CG benchmark
板倉 憲一; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/96(97)/pp.31-36, 1996-10 - Fast List Vector Computation on Pseudo Vector Processor
廣野 哲; 中村 宏; 朴 泰祐; 中澤 喜三郎
IPSJ Journal/37(10)/pp.1850-1858, 1996-10 - Design of Rotifer Chip for Hyper-Crossbar Network Using VHDL
村上 祥基; 朴 泰祐; 中村 宏; 中鐸 喜三郎
IPSJ SIG Notes/96(121)/pp.17-24, 1996-12 - Design Assistance for Advanced Processors Using Hardware Description Language AIDL
森本 貴之; 斉藤 一志; 中村 宏; 朴 泰祐; 中澤 喜三郎
IPSJ SIG Notes/96(121)/pp.57-64, 1996-12 - Evaluation of the basic performance of CP-PACS
板倉 憲一; 安部井 嘉人; 松原 正純; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/97(22)/pp.19-24, 1997-03 - Detour Routing Algorithm on Hyper-Crossbar Network
田辺 雅明; 原田 智紀; 朴 泰祐
全国大会講演論文集/54(1)/pp.107-108, 1997-03 - Automatic design system for MDX network router chip
久々宮 守; 原田 智紀; 村上 祥基; 朴 泰祐
全国大会講演論文集/54(1)/pp.109-110, 1997-03 - Network description verification system for massively parallel network simulator generation system INSPIRE
福士 功治; 原田 智紀; 朴 泰祐
全国大会講演論文集/54(1)/pp.111-112, 1997-03 - Molecular dynamics simulation on CP-PACS
服部 正樹; 松原 正純; 板倉 憲一; 朴 泰祐
IPSJ SIG Notes/97(37)/pp.7-12, 1997-05 - Performance Evaluation of CP-PACS' Interconnection Network
松原 正純; 板倉 憲一; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ SIG Notes/97(75)/pp.55-60, 1997-08 - Design Automation System of Router Chip for Network of Parallel Computer
村上 祥基; 朴 泰祐
IPSJ SIG Notes/97(119)/pp.1-8, 1997-12 - Molecular Dynamics simulation with Spatial Decomposition method on CP-PACS
松原 正純; 板倉 憲一; 朴 泰祐
IPSJ SIG Notes/97(121)/pp.55-60, 1997-12 - Performance Evaluation of NPB Kernel CG on CP-PACS(Special Issue on Parallel Processing)
板倉 憲一; 松原 正純; 朴 泰祐; 中村 宏; 中澤 喜三郎
IPSJ Journal/39(6)/pp.1757-1765, 1998-06 - Advanced Buffer Control Schemes in Massively Parallel Interconnection Networks
沼 寿隆; 坂井 修一; 朴 泰祐
IPSJ SIG Notes/98(70)/pp.91-96, 1998-08 - A study of HPC processor using On-Chip Memory
近藤 正章; 坂井 修一; 朴 泰祐; 中村 宏
IPSJ SIG Notes/99(21)/pp.85-90, 1999-03 - more...
- A Network Performance Evaluation Simulator Generation System INSPIRE for Massively Parallel Processing