YAMAGUCHI Yoshiki
- Articles
- A Study on High Speed and Low Power Interconnect Architecture of FPGAs
田中 寛之; 山口 佳樹; 吉原 郁夫; 安永 守利
IEICE technical report. Computer systems/105(226)/pp.49-53, 2005-07 - Zooming Camera Tracking System with Neuro-Hardware
林 和哉; 相部 範之; 山口 佳樹; 山本 頼寿; 吉原 郁夫; 安永 守利
IEICE technical report. Computer systems/105(226)/pp.55-60, 2005-07 - Bio-Inspired Camera System with FPGA
山口 佳樹; 相部 範之; 林 和哉; 山本 頼寿; 吉原 郁夫; 安永 守利
IEICE technical report/105(288)/pp.49-54, 2005-09 - Improvement of Module Redundancy using FPGAs
川合 浩之; 山口 佳樹; 安永 守利
IEICE technical report. Dependable computing/106(198)/pp.55-60, 2006-07 - Implementation of Lattice Gas Automata with Cell Broadband Engine^
新井 佑介; 澤井 涼; 山口 佳樹; 丸山 勉; 安永 守利
IEICE technical report. Computer systems/106(436)/pp.81-86, 2006-12 - Relationship between SPEs and EIB on Cell Broadband Engine
澤井 涼; 新井 佑介; 山口 佳樹; 丸山 勉; 安永 守利
IEICE technical report. Computer systems/106(436)/pp.87-92, 2006-12 - Improvement in large size fluid dynamics simulation with CBE^
新井 佑介; 澤井 涼; 山口 佳樹; 丸山 勉; 安永 守利
IPSJ SIG Notes/2007(17)/pp.7-12, 2007-03 - Improvement in large size fluid dynamics simulation with CBE^
新井 佑介; 澤井 涼; 山口 佳樹; 丸山 勉; 安永 守利
IPSJ SIG Notes/2007(17)/pp.7-12, 2007-03 - Multiple Sequence Alignment Based on Dynamic Programming Using FPGA
MASUNO Shingo; MARUYAMA Tsutomu; YAMAGUCHI Yoshiki; KONAG...
IEICE transactions on information and systems/E90D(12)/pp.1939-1946, 2007-12 - 1A-4 A Proposal of Fault-Tolerant Architecture with Partial Reconfiguration
金丸 敦礼; 川合 浩之; 山口 佳樹; 安永 守利
全国大会講演論文集/70(1)/p.7, 2008-03 - 1A-5 Experimental Verification of Improved Signal Integrity Using the Segmental Transmission Line
中山 廣士; 安永 守利; 山口 佳樹; 吉原 郁夫; 小泉 尚己
全国大会講演論文集/70(1)/p.9, 2008-03 - 2A-4 Implementation of Lattice Gas Cellular Automata simulator with Cell B.E. cluster
新井 佑介; 澤井 涼; 山口 佳樹; 丸山 勉; 安永 守利
全国大会講演論文集/70(1)/p.19, 2008-03 - 2P-6 Design of a Single-chip Wireless Reconfigurable FPGA
後藤 誠彦; 安永 守利; 庄野 和宏; 山口 佳樹
全国大会講演論文集/70(1)/p.175, 2008-03 - A Study of a Fault-Tolerant System using Partial Reconfiguration
金丸 敦礼; 川合 浩之; 山口 佳樹; 安永 守利
IEICE technical report/108(48)/pp.1-6, 2008-05 - How fast is an FPGA in image processing?
SAEGUSA Takashi; MARUYAMA Tsutomu; YAMAGUCHI Yoshiki
IEICE technical report/108(48)/pp.83-88, 2008-05 - A study of a fault-tolerant system using TFT method
金丸 敦礼; 川合 浩之; 山口 佳樹; 安永 守利
IEICE technical report/108(220)/pp.81-86, 2008-09 - An Adaptive Pattern Recognition hardware with On-chip Dynamic and Partial Reconfiguration
川合 浩之; 山口 佳樹; 安永 守利; グレッテ キレー; テレッセン ジム
IEICE technical report/108(300)/pp.63-68, 2008-11 - 3L-5 Improved Signal Integrity for Transmitting Random Signal Using the Segmental Transmission Line
島内 優希; 中山 廣士; 安永 守利; 山口 佳樹; 吉原 郁夫
全国大会講演論文集/71(1)/p.189, 2009-03 - Evaluation of a High-speed Classification System using Dynamic and Partial Reconfiguration
川合 浩之; 山口 佳樹; 安永 守利
IEICE technical report/109(26)/pp.73-78, 2009-05 - Evaluation of Waveform-Improvement performance on the Segmental Transmission Line
島内 優希; 中山 廣士; 山口 佳樹; 相部 範之; 吉原 郁夫; 安永 守利
IEICE technical report. Component parts and materials/109(317)/pp.63-68, 2009-11 - Evaluation of Waveform-Improvement performance on the Segmental Transmission Line
島内 優希; 中山 廣士; 山口 佳樹; 相部 範之; 吉原 郁夫; 安永 守利
Technical report of IEICE. ICD/109(318)/pp.63-68, 2009-11 - Experimental Evaluation of the Segmental-Transmission-Line : Its Application to the Branch Traces on PCBs
中山 廣士; 山口 佳樹; 相部 範之; 島内 優希; 吉原 郁夫; 安永 守利
電気学会研究会資料. ECT, 電子回路研究会/2010(16)/pp.41-46, 2010-01 - A translational system using dynamic reconfigurable processor
木下 慶; 高野 大輔; 岡村 知晋; 矢尾 哲彦; 山口 佳樹
IEICE technical report/110(32)/pp.93-98, 2010-05 - Proposal and Experimental Evaluation of A Novel Method for Eye-Pattern Improvement on Transmission Lines
石黒 将巳; 島内 優希; Yamaguchi Yoshiki; 相部 範之; 吉原 郁夫; 安永 守利
IEICE technical report. Component parts and materials/110(154)/pp.17-22, 2010-07 - Development of High-Speed Evolvable Pattern Recognition Hardware Using Dynamic and Partial Reconfiguration
川合 浩之; 山口 佳樹; 安永 守利
The IEICE transactions on information and systems (Japanese edetion)/93(11)/pp.2354-2367, 2010-11 - more...
- A Study on High Speed and Low Power Interconnect Architecture of FPGAs